In Verilog geschriebene Bibliotheken

picorv32

PicoRV32 – Eine größenoptimierte RISC-V-CPU.
  • 2.5k
  • ISC

darkriscv

OpenSource-RISC-V-CPU-Kern in einer Nacht von Grund auf in Verilog implementiert!
  • 1.7k
  • BSD 3-clause "New" or "Revised"

verilog-ethernet

Verilog-Ethernet-Komponenten für die FPGA-Implementierung.
  • 1.6k
  • MIT

corundum

Open-Source-FPGA-basierte NIC und Plattform für netzwerkinterne Datenverarbeitung.
  • 1.2k
  • GNU General Public License v3.0

hdl

HDL-Bibliotheken und -Projekte.
  • 1.2k
  • GNU General Public License v3.0

zipcpu

Ein kleiner, leichter RISC-CPU-Softcore.
  • 1.1k

serv

SERV – Die serielle RISC-V-CPU.
  • 1.1k
  • ISC

verilog-axi

Verilog AXI-Komponenten für die FPGA-Implementierung.
  • 992
  • MIT

oh

Verilog-Bibliothek für ASIC- und FPGA-Designer (von aolofsson).
  • 971
  • MIT

OpenROAD

Die einheitliche Anwendung von OpenROAD, die einen RTL-zu-GDS-Flow implementiert. Dokumentation unter https://openroad.readthedocs.io/en/latest/.
  • 910
  • BSD 3-clause "New" or "Revised"

openc910

OpenXuantie – OpenC910 Core.
  • 844
  • Apache License 2.0

uhd

Das USRP™-Hardwaretreiber-Repository.
  • 821
  • GNU General Public License v3.0

riscv

RISC-V-CPU-Kern (RV32IM) (von ultraembedded).
  • 813
  • BSD 3-clause "New" or "Revised"

vortex

  • 802
  • BSD 3-clause "New" or "Revised"

verilog-pcie

Verilog PCI-Express-Komponenten.
  • 713
  • MIT

open-fpga-verilog-tutorial

Erfahren Sie, wie Sie digitale Systeme entwerfen und sie ausschließlich mit Open-Source-Tools zu einem FPGA synthetisieren.
  • 679
  • GNU General Public License v3.0 only

apio

:seedling: Open-Source-Ökosystem für offene FPGA-Boards.
  • 650
  • GNU General Public License v3.0 only

OpenFPGA

Ein Open-Source-FPGA-IP-Generator (von lnis-uofu).
  • 607
  • MIT

biriscv

32-Bit-Superskalar-RISC-V-CPU.
  • 598
  • Apache License 2.0

microwatt

Ein winziger Open POWER ISA-Softcore, geschrieben in VHDL 2008.
  • 564
  • GNU General Public License v3.0

USB_C_Industrial_Camera_FPGA_USB3

Quell- und Dokumentationsdateien für das USB-C-Industriekameraprojekt. Dieses Repo enthält Leiterplatten, FPGA, Kamera und USB sowie FPGA-Firmware und USB-Controller-Firmware-Quelle.
  • 553

riscv_vhdl

Tragbare RISC-V System-on-Chip-Implementierung: RTL, Debugger und Simulatoren.
  • 519
  • Apache License 2.0

riscv-formal

Formales RISC-V-Verifizierungs-Framework.
  • 489
  • ISC

OpenTimer

Ein leistungsstarkes Timing-Analysetool für VLSI-Systeme.
  • 437
  • GNU General Public License v3.0

vroom

VRaum! RISC-V-CPU (von MoonbaseOtago).
  • 403
  • GNU General Public License v3.0 only

CFU-Playground

Möchten Sie einen schnelleren ML-Prozessor? Mach es selbst! – Ein Framework zum Spielen mit benutzerdefinierten Opcodes zur Beschleunigung von TensorFlow Lite für Mikrocontroller (TFLM)...... Online-Tutorial: https://google.github.io/CFU-Playground/ Referenzdokumente finden Sie unter dem folgenden Link.
  • 393
  • Apache License 2.0

litepcie

Geringer Platzbedarf und konfigurierbarer PCIe-Kern.
  • 385
  • GNU General Public License v3.0

basejump_stl

BaseJump STL: Eine Standardvorlagenbibliothek für SystemVerilog.
  • 369
  • GNU General Public License v3.0

wb2axip

Busbrücken und andere Kleinigkeiten.
  • 368

convolution_network_on_FPGA

CNN-Beschleunigung auf Virtex-7-FPGA mit Verilog HDL.
  • 345