In Verilog geschriebene Bibliotheken
darkriscv
OpenSource-RISC-V-CPU-Kern in einer Nacht von Grund auf in Verilog implementiert!
- 1.7k
- BSD 3-clause "New" or "Revised"
corundum
Open-Source-FPGA-basierte NIC und Plattform für netzwerkinterne Datenverarbeitung.
- 1.2k
- GNU General Public License v3.0
OpenROAD
Die einheitliche Anwendung von OpenROAD, die einen RTL-zu-GDS-Flow implementiert. Dokumentation unter https://openroad.readthedocs.io/en/latest/.
- 910
- BSD 3-clause "New" or "Revised"
open-fpga-verilog-tutorial
Erfahren Sie, wie Sie digitale Systeme entwerfen und sie ausschließlich mit Open-Source-Tools zu einem FPGA synthetisieren.
- 679
- GNU General Public License v3.0 only
apio
:seedling: Open-Source-Ökosystem für offene FPGA-Boards.
- 650
- GNU General Public License v3.0 only
microwatt
Ein winziger Open POWER ISA-Softcore, geschrieben in VHDL 2008.
- 564
- GNU General Public License v3.0
USB_C_Industrial_Camera_FPGA_USB3
Quell- und Dokumentationsdateien für das USB-C-Industriekameraprojekt. Dieses Repo enthält Leiterplatten, FPGA, Kamera und USB sowie FPGA-Firmware und USB-Controller-Firmware-Quelle.
- 553
riscv_vhdl
Tragbare RISC-V System-on-Chip-Implementierung: RTL, Debugger und Simulatoren.
- 519
- Apache License 2.0
OpenTimer
Ein leistungsstarkes Timing-Analysetool für VLSI-Systeme.
- 437
- GNU General Public License v3.0
CFU-Playground
Möchten Sie einen schnelleren ML-Prozessor? Mach es selbst! – Ein Framework zum Spielen mit benutzerdefinierten Opcodes zur Beschleunigung von TensorFlow Lite für Mikrocontroller (TFLM)...... Online-Tutorial: https://google.github.io/CFU-Playground/ Referenzdokumente finden Sie unter dem folgenden Link.
- 393
- Apache License 2.0
basejump_stl
BaseJump STL: Eine Standardvorlagenbibliothek für SystemVerilog.
- 369
- GNU General Public License v3.0