In Verilog geschriebene Bibliotheken

ice-chips-verilog

IceChips ist eine Bibliothek aller gängigen diskreten Logikgeräte in Verilog.
  • 105
  • GNU General Public License v3.0 only

Haasoscope

Dokumente, Design, Firmware und Software für das Haasoskop.
  • 104
  • MIT

cpus-caddr

FPGA-basierte MIT CADR-Lisp-Maschine – neu geschrieben in modernem Verilog – startet und läuft.
  • 99

riscv-ocelot

Ocelot: The Berkeley Out-of-Order Machine mit V-EXT-Unterstützung.
  • 98
  • BSD 3-clause "New" or "Revised"

colorlight-led-cube

64x64 LED Cube basierend auf der Colorlight 5a-75B LED-Treiberplatine.
  • 89
  • GNU General Public License v3.0 only

Gameboy_MiSTer

Gameboy für MiSTer.
  • 89

sdspi

SD-Karten-Controller, der eine SPI-Schnittstelle verwendet, die (optional) gemeinsam genutzt wird.
  • 88

OpenSERDES

Digital synthetisierbare Architektur für SerDes mit Skywater Open PDK 130 nm-Technologie.
  • 87
  • GNU General Public License v3.0 only

riscv

Verilog-Implementierung eines RISC-V-Kerns (von ataradov).
  • 82
  • BSD 3-clause "New" or "Revised"

rt

Ein vollständiger Hardware-Echtzeit-Ray-Tracer (von tomverbeure).
  • 76

freepdk-45nm

ASIC-Design-Kit für FreePDK45 + Nangate zur Verwendung mit mflowgen.
  • 76

dpll

Eine Sammlung von Projekten im Zusammenhang mit Phasenregelkreisen (PLL).
  • 76

xenowing

„Was kommt als nächstes? Super Mario 128? Eigentlich ist es das, was ich machen möchte.“
  • 75
  • Apache License 2.0

basic-ecp5-pcb

Referenzdesign für Lattice ECP5 FPGA. Mit Raspberry Pi-Schnittstelle und 6 PMODs.
  • 73
  • Creative Commons Zero v1.0 Universal

wbscope

Ein Querlenker-gesteuerter Bereich für FPGAs.
  • 65

panologic

PanoLogic Zero Client G1 Reverse Engineering-Informationen.
  • 64

Hazard3

3-stufiger RV32IMACZb*-Prozessor mit Debug.
  • 60
  • Apache License 2.0

verilog-65C02-microcode

65C02-Mikroprozessor in Verilog, kleine Größe, reduzierte Zyklenzahl, asynchrone Schnittstelle.
  • 58

MegaCD_MiSTer

Mega-CD für MiSTer.
  • 57
  • GNU General Public License v3.0 only

airisc_core_complex

Prozessorkern des Fraunhofer IMS. RISC-V ISA (RV32IM) mit zusätzlichen Peripheriegeräten für eingebettete KI-Anwendungen und intelligente Sensoren.
  • 57
  • GNU General Public License v3.0

qspiflash

Ein Satz Wishbone-gesteuerter SPI-Flash-Controller.
  • 56

wokwi-verilog-gds-test

  • 55
  • Apache License 2.0

Bluster

CPLD-Ersatz für A2000 Buster.
  • 55
  • GNU General Public License v3.0

opencpi

Offene Komponentenportabilitätsinfrastruktur.
  • 54
  • GNU General Public License v3.0

riscv-formal

RISC-V Formal Verification Framework (von YosysHQ).
  • 54
  • ISC

spam-1

Home Brew 8-Bit-CPU-Hardware-Implementierung, einschließlich einer Verilog-Simulation, eines Assemblers, eines „C“-Compilers und dieses Repo enthält auch meine Recherchen und Erkenntnisse. Siehe auch das Hackaday. IO-Projekt. https://hackaday.io/project/166922-spam-1-8-bit-cpu.
  • 51
  • Mozilla Public License 2.0

FPGA_Book_Experiments

Meine abgeschlossenen Projekte aus dem Buch „FPGA Prototyping by Verilog Examples“ von Pong P. Chu.
  • 48
  • MIT

Examples

  • 45
  • MIT

clockport_pi_interface

Amiga-Uhrenport zur Raspberry Pi-Schnittstelle.
  • 45
  • GNU General Public License v3.0 only

zerosoc

Demo-SoC für SiliconCompiler.
  • 44