In Verilog geschriebene Bibliotheken

xfcp

Erweiterbare FPGA-Steuerungsplattform.
  • 44
  • MIT

zbasic

Ein einfaches, einfaches ZipCPU-System, das sowohl für Tests als auch für die schnelle Integration in neue Systeme konzipiert ist.
  • 38

interpolation

Digitale Interpolationstechniken für die digitale Signalverarbeitung.
  • 37

Verilog_Calculator_Matrix_Multiplication

Dies ist ein einfaches Projekt, das zeigt, wie man zwei 3x3-Matrizen in Verilog multipliziert.
  • 37
  • Mozilla Public License 2.0

NTHU-ICLAB

清華大學 | 積體電路設計實驗 (IC LAB) | 110上.
  • 34

MiSTery

Atari ST/STe-Kern für FPGAs.
  • 30

demo-projects

Demoprojekte für verschiedene Kintex FPGA-Boards (von openXC7).
  • 30
  • BSD 3-clause "New" or "Revised"

Arcade-TMNT_MiSTer

Konamis Teenage Mutant Ninja Turtles für die MiSTer FPGA-Plattform.
  • 29
  • GNU General Public License v3.0 only

MiSTerFPGA_YC_Encoder

Alle Arbeiten im Zusammenhang mit dem YC/NTSC- und PAL-Encoder für MiSTerFPGA.
  • 29
  • MIT

fftdemo

Eine Demonstration, die zeigt, wie mehrere Komponenten zusammengesetzt werden können, um ein simuliertes Spektrogramm zu erstellen.
  • 28

neorv32-verilog

♻️ Konvertieren Sie den NEORV32-Prozessor mithilfe von GHDL in ein synthetisierbares reines Verilog-Netzlistenmodul.
  • 28
  • BSD 3-clause "New" or "Revised"

a2o

Der A2O-Kern war ein Nachfolger von A2I, geschrieben in Verilog, und unterstützte eine geringere Thread-Anzahl als A2I, aber eine höhere Leistung pro Thread, indem er eine Ausführung außerhalb der Reihenfolge (Registerumbenennung, Reservierungsstationen, Abschlusspuffer) und einen Speicher nutzte Warteschlange. Es wird derzeit zur Kompatibilität und Integration in offene Projekte aktualisiert. (von OpenPOWERFoundation).
  • 27
  • GNU General Public License v3.0

FPGA_RealTime_and_Static_Sobel_Edge_Detection

Pipeline-Implementierung der Sobel Edge Detection auf der OV7670-Kamera und auf Standbildern.
  • 27
  • MIT

dbgbus

Eine Sammlung von Debug-Bussen, die auf zipcpu.com entwickelt und vorgestellt wurden.
  • 27

jt89

sn76489ein kompatibler Verilog-Kern, mit Schwerpunkt auf FPGA-Implementierung und Megadrive/Master-System-Kompatibilität.
  • 26
  • GNU General Public License v3.0 only

gateware

IP-Submodule, formatiert für eine einfachere CI-Integration.
  • 24
  • GNU General Public License v3.0

boxlambda

FPGA-basierte Mikrocomputer-Sandbox für Software- und RTL-Experimente.
  • 24
  • MIT

psram-tang-nano-9k

Ein Open-Source-PSRAM/HyperRAM-Controller für Sipeed Tang Nano 9K / Gowin GW1NR-LV9QN88PC6/15 FPGA.
  • 24
  • Apache License 2.0

CPLD-Guide

Leitfaden für komplexe programmierbare Logikgeräte (CPLD).
  • 21

FPGA_OV7670_Camera_Interface

Echtzeit-Streaming der OV7670-Kamera über VGA mit einer Auflösung von 640 x 480 bei 30 Bildern pro Sekunde.
  • 21
  • MIT

Rosebud

Framework für die FPGA-beschleunigte Middlebox-Entwicklung.
  • 20
  • MIT

color3

Informationen zur eeColor Color3 HDMI FPGA-Karte.
  • 19
  • MIT

RISC-V

Designimplementierung des RV32I Core in Verilog HDL mit Zicsr-Erweiterung.
  • 19
  • MIT

ice40_power

Leistungsanalyse der ICE40UP5K-SG48-Geräte.
  • 18
  • MIT

arrowzip

Eine ZipCPU-basierte Demonstration des MAX1000 FPGA-Boards.
  • 17

icozip

Ein ZipCPU-Demonstrationsport für das Icoboard.
  • 16

caravel_fulgor_opamp

Testen Sie den Chip-Allzweck-OpAmp mit dem Skywater SKY130 PDK.
  • 15
  • Apache License 2.0

FusionConverter

Designdateien für den Open-Hardware-Konverter NeoGeo MVS zu AES.
  • 15
  • GNU General Public License v3.0 only

dyract

DyRACT Open Source Repository.
  • 14

cia-verilog

Implementierung des 8250 Complex Interface Adapter (CIA) in Verilog.
  • 14