In Verilog geschriebene Bibliotheken

axidmacheck

AXI DMA Check: Ein Dienstprogramm zur Messung der DMA-Geschwindigkeit in der Simulation.
  • 6

Piccolo

RISC-V-CPU, einfache 3-Stufen-Pipeline, für Low-End-Anwendungen (z. B. eingebettet, IoT) (von CTSRD-CHERI).
  • 5
  • Apache License 2.0

nitefury-popr

  • 5
  • GNU General Public License v3.0 only

kasirga_gok_2023

Kasırga - Gök Sayısal İşlemci Kategorisi RISC-V İşlemci Tasarımı.
  • 5
  • GNU General Public License v3.0 only

verilog-axi

Verilog AXI-Komponenten für die FPGA-Implementierung (von ZipCPU).
  • 4
  • MIT

rggen-verilog-rtl

Gängige Verilog-RTL-Module für RgGen.
  • 4
  • MIT

Kiwi-Project-Samples

Beispielprojekte für das uLab Kiwi FPGA + ESP32 und die Kiwi Lite-Entwicklungsboards.
  • 4

tt03-pdp8

PDP8 für Tiny Tapeout 03.
  • 3
  • Apache License 2.0

fpga11

FPGA PDP-11 für das PiDP-11-Panel.
  • 3
  • MIT

rv32-cpu

Mein erster erfolgreicher Versuch, eine RISC-V-CPU zu bauen.
  • 2
  • GNU General Public License v3.0 only

SDRAM_Controller_Verilog

Dieser SDRAM-Controller ist für MT48LC32M16 SDRAM. Dieses Modul wurde unter der Annahme entwickelt, dass die Taktrate 100 MHz beträgt.
  • 2

nano_4k_quad_7segment

Vierstelliger 7-Segment-Treiber mit BCD-Encoder für den Tang Nano 4K.
  • 1

COLOR_PAL

512/64 Farben Composite PAL-Modulator mit Verilog.
  • 1

PCXT_DeMiSTify

PCXT von spark2k06 deMiSTified.
  • 1
  • GNU General Public License v3.0 only

find_first_set

Finden Sie die First-Set-Operation in Verilog-2001 mit logarithmischer Komplexität.
  • 1

Verilog_UDP_TCP

Das Modul verfügt über eine IP/TCP+UDP-Verbindung. Entdecken Sie Verilog. Đề tài thực hiện cho Đồ án thiết kế luận lý..
  • 1
  • MIT

caf_verilog

  • 1
  • MIT

psram-tang-nano-9k

Ein Open-Source-PSRAM/HyperRAM-Controller für Sipeed Tang Nano 9K / Gowin GW1NR-LV9QN88PC6/15 FPGA (von dominicbeesley).
  • 1
  • Apache License 2.0

ethernet

Ethernet-Experimente auf dem ECP5-versa (von C-Elegans).
  • 1

axi_softcores

  • 0

rv_rtl

Grundlegende RISC-V-Implementierung in Verilog.
  • 0
  • MIT

rhd

Winziger 16-Bit-RISC-Kern.
  • 0

SPI-Accelerometer

Alles, was mit meinem SPI Accelerometer-Projekt zu tun hat.
  • 0