In VHDL geschriebene Bibliotheken

spi-fpga

SPI-Master und SPI-Slave für FPGA, geschrieben in VHDL.
  • 132
  • MIT

ethernet_mac

Tri-Mode (10/100/1000) Vollduplex-FPGA-Ethernet-MAC in VHDL.
  • 126
  • GNU General Public License v3.0

w11

PDP-11/70 CPU-Kern und SoC.
  • 111
  • GNU General Public License v3.0 only

Rudi-RV32I

Eine rudimentäre RISCV-CPU, die RV32I-Anweisungen in VHDL unterstützt.
  • 98
  • MIT

sdram-fpga

Ein FPGA-Kern für einen einfachen SDRAM-Controller.
  • 96
  • MIT

deniser

Austausch des Amiga Denise-Chips.
  • 82

dvb_fpga

RTL-Implementierung von Komponenten für DVB-S2.
  • 79
  • GNU General Public License v3.0

fpga_puf

:key: Technologieunabhängiges PUF-Hardwaremodul (Physical Unclonable Function) für jedes FPGA.
  • 79
  • BSD 3-clause "New" or "Revised"

PipelineC-Graphics

Grafikdemos.
  • 77

AXI4

AXI4 Full-, Lite- und AxiStream-Verifizierungskomponenten. AXI4-Schnittstellenmaster-, Responder- und Speicherüberprüfungskomponenten. Komponenten zur Überprüfung von AxiStream-Sendern und -Empfängern.
  • 77
  • GNU General Public License v3.0

neoTRNG

🎲 Ein kleiner und plattformunabhängiger echter Zufallszahlengenerator für jedes FPGA.
  • 75
  • BSD 3-clause "New" or "Revised"

fpga-fft

Ein hochoptimierter Streaming-FFT-Kern basierend auf dem 4-stufigen großen FFT-Algorithmus von Bailey.
  • 71
  • GNU General Public License v3.0

uart-for-fpga

Einfacher UART-Controller für FPGA, geschrieben in VHDL.
  • 69
  • MIT

CoPro6502

FPGA-Implementierungen von BBC Micro Co-Prozessoren (65C02, Z80, 6809, 68000, x86, ARM2, PDP-11, 32016).
  • 68
  • GNU General Public License v3.0 only

R3DUX

  • 58
  • GNU General Public License v3.0 only

mc1

Ein Computer (FPGA SoC) basierend auf der MRISC32-A1 CPU.
  • 48
  • zlib

NN_RGB_FPGA

FPGA-Design eines neuronalen Netzwerks zur Farberkennung.
  • 44
  • MIT

catapult-v3-smartnic-re

Dokumentation der Catapult v3 SmartNIC FPGA-Boards (Dragontails Peak und Longs Peak).
  • 40

neoapple2

Portierung von Stephen A. Edwards' Apple2fpga auf PYNQ-Z1 (Xilinx Zynq FPGA), um einen Apple II+ zu emulieren.
  • 40

Apple-II_MiSTer

Apple II+ für MiSTer.
  • 40

neorv32-setups

📁 NEORV32-Projekte und beispielhafte Setups für verschiedene FPGAs, Boards und (Open-Source-)Toolchains.
  • 37
  • BSD 3-clause "New" or "Revised"

fpu

IEEE 754-Gleitkommabibliothek in System-Verilog und VHDL (von Taneroksuz).
  • 34
  • Apache License 2.0

vhdl-tutorial

  • 34
  • GNU General Public License v3.0 only

ZPUFlex

Eine hochkonfigurierbare und kompakte Variante des ZPU-Prozessorkerns.
  • 32

bonfire-cpu

FPGA-optimierte RISC-V (RV32IM)-Implementierung.
  • 31
  • GNU General Public License v3.0

C128_MiSTer

[Verschoben nach: https://github.com/MiSTer-devel/C128_MiSTer] (von eriks5).
  • 30

a2i

Der A2I-Kern wurde als Allzweckprozessor für BlueGene/Q verwendet, den Nachfolger der Supercomputer BlueGene/L und BlueGene/P (von OpenPOWERFoundation).
  • 25
  • GNU General Public License v3.0

FPGA-Vision

Erfahren Sie mehr über die Bildverarbeitung mit einem FPGA. Videovorträge erläutern den Algorithmus und die Implementierung der Spurerkennung beim Autofahren. Echte Hardware steht als Remote-Labor zur Verfügung.
  • 25
  • GNU General Public License v3.0

fpga_torture

🔥 Technologieunabhängiger FPGA-Stresstest: maximale Logikauslastung und hoher dynamischer Stromverbrauch.
  • 25
  • BSD 3-clause "New" or "Revised"

Compliance-Tests

Tests zur Bewertung der Unterstützung der Funktionen von VHDL 2008 und VHDL 2019.
  • 24
  • Apache License 2.0