In VHDL geschriebene Bibliotheken
spi-to-axi-bridge
Eine SPI-zu-AXI4-lite-Brücke für die einfache Anbindung von AirHDL-Registerbänken an jeden Mikrocontroller.
- 21
- Apache License 2.0
neorv32-riscof
✔️Port von RISCOF zur Überprüfung der RISC-V ISA-Kompatibilität des NEORV32-Prozessors.
- 19
- BSD 3-clause "New" or "Revised"
wb_spi_bridge
🌉 Eine transparente Wishbone-zu-SPI-Brücke, die Execute-In-Place (XIP) unterstützt.
- 19
- BSD 3-clause "New" or "Revised"
karabas-128
Karabas-128. ZX Spectrum 128k-Klon, basierend auf CPLD Altera EPM7128STC100.
- 18
- Do What The F*ck You Want To Public
pocket-cnn
CNN-zu-FPGA-Framework für kleines CNN, geschrieben in VHDL und Python.
- 16
- Mozilla Public License 2.0
Brutzelkarte_FPGA
Der Brutzelkarte-FPGA-Beschreibungscode in VHDL.
- 13
- GNU General Public License v3.0 only
hVHDL_example_project
Ein Beispielprojekt, das viele Ideen und Funktionen der hVHDL-Bibliotheken wie Fest- und Gleitkomma-Mathematikmodule nutzt und Build-Skripte für die meisten gängigen FPGAs enthält.
- 12
riscv-debug-dtm
🐛 JTAG-Debug-Transportmodul (DTM) – kompatibel mit der RISC-V-Debug-Spezifikation.
- 12
- BSD 3-clause "New" or "Revised"
hVHDL_fixed_point
VHDL-Bibliothek mit synthetisierbaren mathematischen Funktionen auf hoher Abstraktionsebene für Multiplikations-, Divisions- und Sin/Cos-Funktionalitäten sowie ABC-zu-Dq-Transformationen.
- 10
- MIT
neorv32-examples
Einige neorv32-Beispiele für Intel FPGA-Boards mit Quartus II und SEGGER Embedded Studio für RISC-V.
- 9
Image-Generator-for-FPGA-Evaluation-Board
Entwurf eines Bildgenerators zur Darstellung einer Straßenszene. Kann als eigenständiges Design für einen Bildgenerator oder als Testmustergenerator für eine Spurerkennungsschaltung verwendet werden.
- 7
- GNU General Public License v3.0
