In VHDL geschriebene Bibliotheken

pyxhdl

Python-Frontend für VHDL und Verilog.
  • 7
  • GNU General Public License v3.0

SoC

Github Repo für Embedded FPGA-Kurs von Vincent Claes.
  • 7

rggen-sample

  • 7
  • MIT

REX_Classic

REX für TRS-80 Modell 100, 102, 200.
  • 7

fiate

Automatische Testgeräte zur Fehlerinjektion.
  • 6
  • Apache License 2.0

upduino-projects

Verschiedene VHDL-Projekte, an denen ich für Upduino v2.0 und v3.0 gearbeitet habe.
  • 6
  • GNU General Public License v3.0 only

BYU_PYNQ_PR_Video_Pipeline_Hardware

BYU Pynq PR Video-Pipeline-Hardware.
  • 6

cyc1000-rsu

Das CYC1000 FPGA Remote System Upgrade-Projekt.
  • 6
  • MIT

WARP_Core

Wilson AXI RISCV-Prozessorkern.
  • 6

hVHDL_fpga_interconnect

In VHDL geschriebener Verbindungsbus für den Zugriff auf Daten in FPGA-Modulen.
  • 5
  • MIT

video_processing

Echtzeit-Videoverarbeitung auf FPGA.
  • 4

hVHDL_gigabit_ethernet

VHDL-Bibliothek für synthetisierbares Minimal-Gigabit-Ethernet mit RGMII-Schnittstelle, Minimal-Ethernet, IP- und UDP-Header-Parser.
  • 4
  • MIT

minitel2.0

Bau einer modernen Recheneinheit aus einem alten Minitel für Hausautomationsanwendungen.
  • 4
  • GNU General Public License v3.0 only

rggen-vhdl-rtl

  • 4
  • MIT

vc_axi

  • 3

TectOH

Tectonics Open Hardware Sandbox.
  • 2
  • GNU Lesser General Public License v3.0 only

Xilinx-DPUV3.0-Vivado-Proj

Integration der Deep Learning Processing Unit (DPU IP) mit der Application Processing Unit (APU) unter Verwendung von (Zynq-7000 PS) in der Xilinx Vivado Design Suite.
  • 2

es4

Code für Tufts ES4 Einführung in die digitale Elektronik.
  • 2
  • MIT

Arcade-MCR3_MiSTer

Arcade: Midway MCR3-basierte Spiele.
  • 2

Smallpond

Brandneue RISC-Architektur erstellt in CSE 490.
  • 2
  • MIT

BBC_DemiSTify

DemiSTifiziertes BBC-Mikro.
  • 0

sin_lut

Einfache, parametrisierte Sinus-Nachschlagetabelle.
  • 0

VHDL_real_time_simulation

Einfaches Projekt für einen Blogbeitrag mit synthetisierbaren Modellen von Abwärtswandlern.
  • 0
  • MIT

TDP-11

  • 0

hlsVHDL_floating_point

  • 0
  • MIT

MultiCPU_Microprocessor

Dies war das letzte Projekt für CS-401 Computer Architecture. Der Mikroprozessor wurde mit VHDL in Xilinx Vivado erstellt. Meine Gruppe beschloss, so etwas wie eine GPU zu bauen, die viele einfache Berechnungen gleichzeitig durchführen kann.
  • 0

EdgeDetectionAccelerator

FPGA-basierter Bildkantenerkennungsbeschleuniger.
  • 0
  • MIT

MaquinaDeVendas

Projekt eingereicht zur Erlangung einer Teilnotiz im Bereich der digitalen Schaltkreise der Universidade Tecnológica Federal do Paraná, Campus Apucarana.
  • 0